

(11) Publication number:

58184626 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number:

57067936

(51) Intl. Cl.: G08F 1/04

(22) Application date:

22.04.82

(30) Priority:

(43) Date of application

publication:

28.10.B3

(84) Designated contracting

states:

(71) Applicant TOSHIBA CORP

(72) Inventor: KONISHI KUNIYOSHI

(74) Representative:


(54) BUS CLOCK SYNCHRONIZATION SYSTEM


(57) Abstract:

PURPOSE: To increase a transfer speed, by generating signals which have a frequency as high as and are in phase with a bus timing and a basic clock signal generated in a CPU in an interface.

CONSTITUTION: The basic clock signal X and bus timing signal V which have the frequency as high as and are in phase with the basic clock signal P and bus timing signal Q generated in the CPU300 are generated in the IF400. Bus data U transferred to the IF400 with delay of time TA as well as the bus timing signal is inputted to an input register at timing t1 where the AND of the signal V and X results in a failure. Then, the IF400 outputs transfer data U to a data line 202 through an output register 402 and a gate 403. The bus data U arrives at the CPU300 as bus data R with delay of signal propagation time TA,

COPYRIGHT: (C)1983,JPO&Japin





Re1-8

19 日本国特許庁 (JP)

①特許出願公開

@公開特許公報(A)

昭58—184626

5)Int. Cl.²
G 06 F 1/04

識別記号

庁内整理番号 7056—5B 母公開 昭和58年(1983)10月28日

発明の数 1 審査請求 未請求

(全 7 頁)

❷バスクロック同期方式

顧 昭57—67936

②出 願. 昭57(1982)4月22日

@発 明 者 古西邦芳

東京都府中市東芝町1番地東京 芝浦電気株式会社府中工場内

⑩出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

四代理人 弁理士 鈴江武彦 外2名

明 紛 1

1.発明の名称

创特

イスクロック同期方式

2.特許数字の動画

2 分別的の出力作号をそのさまないは時間では 選出した役、時間で、遊祉して上記位相比較信 号を出力する遊泳手数とを有する位相ロックル 一プ記憶を設け、上記可変制設設を提供の出力 作りを上記インタフェースが使用する第2 相差 本クロック信号とし、上記第2 分別等の出力作 号、東いは当該第2 分別の出力信号を時間 で、運動した信号を上記インタフェースが使用 する第2 種パスタイミング信号とすることを特 数とするパスタロック削別方式。

- (2) 上記第1届バスタイミング信号の周期を で、。を0以上の整数とすると、上記時間では はませと「第1分局部の遅延時間一部ス分局等 の連結時間」との和であることを明確とする特 肝額水の範囲第1項記載のパスクロック同期方 次。
- (3) RをO以上の整数とすると、上記時間 す。はPTと「上記サスドよる上記中央処理差 を、インタフェース間の信号伝播時間」との和 であるととを外数とする仲野駅本の範囲第2項

影数のイスクロック所期方式。

3. 異男の詳細を説明

〔発明の技術分野〕

本発明は中央処理装置で発生されるパロタイ マング信号に基づいてテータ送受信を行なりインタフェースを供えたシステムに舒達するペス タロック同期方式に関する。

〔発卵の技術的背景とその問題点〕

一般にこの他のシェテムは、然1回に示されり、な1のになりとのでは、CPUとのできる。このには、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとのでは、CPUとの

は、自由のシステムにかいて前3間に示される
四(株成された」を13(「テ」」。12。
14についても間じ)の動作を無4四のタイミ
ンクフィートを毎回して簡単に説明する。なか、
この説明に先立って、CPU」の内で生成される
本タロック信号を4、 門じくCPU」の内で生
成され、CPU」のからバス」ものクロックライ
ン(国子せず) に選出されるバスタイミングを
もと定数する。また、ベス」 人にかける
CPU」の扱数位配近告のバステータを C、ベス
しく (内のクロックライン) にかける 「ア」

特關昭58-184626 (2)

よるを用い、これらのクープルスコースのを介して行「アリコー」の化せれぞれ独立にクロックを供給してタイミングを合わせるようになっていた。

レガレ、との方式では

- (1) ケーブル配鉛が頻率である。
- (2) 名「PK対してそれぞれ別々にタロッタ供給を行ならため、タロッタ供給用のドライベ 回路が「Pの台数分だけ必要となり、コスト高 となると共に製飾の小型化が踏れなくなる。
- (3) 別シャーシ取いは別数体にパスを延長する必要がある場合、ケーブル配数が一層複数になる。

などの欠点があり問題であった。

このため、在来のシステムでは、CPU」のからパス」の図示せかのアックラインを経路した。 に共通に供給し、各181~11がこれでは、 メイミンク作号を用いてパス」のにデージを出 カイミンク作号を用いてパス」のにデージを出 カイミンク作号を用いてパス」のにデージを出 カイミンク作号を用いてパス」のによる カイミンク作号を用いてパス」のによる カイミンク作号を用いてパス」のによる

タを早と定成する。 CPU 10仕篇4 随忆示され るように海本クロック作号人に向釧したペスメ イセンク伯号目を発生し、パストものタロック ラインに送出している。このようを状態で CPU 」のが1813にカータを敷送するためれ、ペ スタイセング信号目に同期してパス18上にペ ステータにを送出したものとする(第4回参照)。 とのパステータで、更には上記パスタイミング 信号 8 は、パス』 8 を経由し、第4 図に示され ているようドイス」』ドンける CPU」は、LF 13間の距離に応じた時間分差難してそれぞれ パステータE、ペスタイミング信号Dとして 「アミミに伝播される。まだパスタイミング信 分りは1911円のゲート101で遊覧される。 及にしてしるが上記ペスタイミング信号D(発 取れはゲート1010出力信号)にあづいて4. スプータBを取り込んだな、女のペスタイクル ドンいて CPU 10ドナータモ転送するものとす

特開昭 58-184625 (3)

る。ナなわち、「アノコは蘇し昭に示されるようにイスタイミング信号D(実際にはゲート」」の出力信号)に開始したイステータを仕出力レンスタ」のよ、ゲート」のよを介して、CPU」のから「アリコのかっとしてはいいた。
「世代的近した時間分裂狂し、イステータでとしてCPU」のに入力される。

とのように上述した方式では、

- (1) データを選出皮がベス(」3)の住在の 伝送路長と、ゲート(」りょうまどの問題条子 の選集時間に依存するため、データを送速度の 一般の高速化を実践するととが困難である。
- (2) ペスタイミング信号にノイオが乗った場合にアータ送受信動作が不能ときる。このため、例えばマデーサードにかいてパスを構成する伝送路ペターンの中で、ペスタイトルク信号路ペターックラインペターンだけは、他の伝送路ペターンから触して影量し、ノイズ水気るととを防止したければならない。

いる。そしてとの位相ロックループ 周島にかい て、可愛周武政処提祭の出力信号をそのませ上 鉛句相比較信号とするのではさく、当該可鉴別 -1/14 分周し、との分割出力も選挙手段によって 時間で』選挙し、求いは時間で」選挙した後、 更に時間す。 連転してその連転出力を止記位相。 比較信号とするようにしている。そして、本名 明では、上記郎1→よび節2分馬部による名信 今温隆時間や、上配ペスによるCPU。IF間の **商号伝養時間を考慮してサーック。を選切に数** 定するととにより、上配可要無数乳益袋の出力 信号を上記第1番赤本タロック信号と異数数並 びん位相が一致した第2世五本クロッタ信号と して用いるととができ、かつ上記載2分員各の 分周出力せたは必飲分別出力を時間で1 選挙し た信号を上記第1額ペスタイミング信号と開放 截並びに位格が一致した高 2 種 ペスタイミング 信号として用いるととがてきるようにしている。 などの欠点があった。 (発明の目的)

本発明は上記を情に戦みてなされたものでを 自的は、 簡単を新設でありながらペメを無由 したアータ転送速度の高速化が励れるペスタロ ック阿朝万丈を提供するととにある。

(発明の転張)

〔発明の変元例〕

以下、不発明の一笑施例を図面を参照して限明する。都も図代かいて、まののはペスでありかっまりインまのようなよびアータライン 202 を含んている。 20 にはペス 20 のにはペス 20 のになる。 20 のになる。 20 のになる。 20 ののはなる。 20 のののでは、20 のののでは、20 のののでは、20 のののでは、20 のののでは、20 のののでは、20 のののでは、20 のののでは、20 ののでは、20 のの

400はペスまりの民無数される「F(イン タフェース)であり、位相ロックループ回路 (以下、PKL 国路と称する) ← 01、出力レジ スタイのま、シスぴかート ← 01を備えている。 PLL 日路401において、401はクロックラ

位相比較個401に供給される。

常野基本タロック信号とが発生出力されている (第6回参照)。分異なるのまはこの業本タロ ,夕色号Pを1/N分異し(この偶ではドー2)。 基本クロッタ信号でに同題したペスタイミング 借与なを出力する。とのペスタイミング信号な は信号ラインよりまを介してマスス・ロワクロ ッククイン30」に常時送出されている。なか、 パスタイミンダ信号Q社路 8 図に示されるよう K 分野間 J り J の回路選延時間 Tai たけ赤本ク ロック信号とより連れている。との場合、信号 ラインミロミによる選集性恐んど無視できる。. タロッタラインスの1K選出されているペス タイミング信号なは、タロックラインミのミを 赶由し、タロックライン』の』 K よる CPU 40A 「アメット間の信号伝播時期で、だけ遅れ、第6 致に示されているようにペニタイミング信号日

福岡昭58-184625 (4)

としてIFIIIK入力される。 PLL 国第 401 ミンク包与ものぞれに一致するように動作して いる。第6個化は、PLL 四級401の動作だよ り、位相比較信号での問題数並びに位相がイス タイミング信号ものそれに一致したいわゆる系 のロック状態における母台8、別が示されてい る。第5回の物应から形らかなよりに上配位相 比較各句をと出力するDL488の入力信号す なわちペスタイミング作为Vは、位相比数信号 ずようひしょうよの選及時間分寸をわち時間 て、だけ進んでいる。 耐込したようにペスメイモ ング信号をはペスタイミング信号などう時間 て、犬灯池れている(毎6回参照)。したがって 上述したように革がロック状態にある場合には、 上記ペスタイミング信号をはイスタイミング信 サリと勇能散策な人位相が一致している(第5 図参照)。このとき、分別為イックの出力信号。

はペスタイミング信号でよりでpg ーでgg 犬け追 んている。また分周費ィッテの入力信号である VCO a s s の出力信号するわちあ本タロッタ信 ラスは、分別四4010出力をサミッ(分別台 401の回路選延時間)5... だけ進んている。 ナセわち上記書本クロック信号をは第 8 図だ示 されるようド CPD s 0 p 部の前配基本クロッ タ信号Pと関注数並びに包相が一股する。との ように本実高例によれば、 CPU J O M 内て発生 される事本タロック信号P弁よびパスタイミン ノ信与など、それぞれ周歆戦士びに位拍が一致 している金本タロック信号エンよびパスタイト ・ング信号VモIFィリの内で発生するにとがて きる。との結果、たとえ CPU I ロロから送られ るペスタイミング信号をドノイズが乗ったとし でも、IFIIITのアータ送会信動作には何 ら悪影響を及ぼす恐れはたい。したがって、例 えばっアールードにかいて、イスド60を構成 ナる伝送路ペターンの中でタッックライン*79*1 だけを他の伝送路パターンから楽して民意する

Xのアンド条件が不成立とをるまりミング(時 」、、)で図示せね入力レジスタに取り込まれる。 次に、CPU メロロから「ア・e o に対するナ ーメ転送のパスサイクルの及のサイタルだかい て、IBunaがCPUsogにアータを転送す るものとする。とのとき、「アイリロはDL 408の出力信号である前配ペスタイミング信 今々に同語して、伝送アータを出力レジネタ イガス、ゲートイロよを介してベススクリのデ ータラインオリス上に送出する。との結果、 IFィチャ五番のアータラインスリスの状態す なわちペステークでは席 6 図に示される如く型 化于名。なか、図中「Peee→CPU まりのは IF(00からCPU 900への転送アータでる ることを示すものである。上記パステータリは アーメラインスロスを経由し、(GPU まりゅか ちょきょうなべの アーダ転送の場合と同様に)信号 伝播時間! 遅れて CPU JOO に到達する。この数果、 CPU 380 近界のアーメライン303 の米森丁をわちべ ステータBは豚の図に示される通りとたる。

ことが不安となる。このためマデー ける印刷配置者の実践効率を向上することがで

とのようを秋期で CPT 3 o o がI F e o o に 別してナータを転送するものとする。 CPU 300 てテータ転送を行なう場合、 CPU J00はペス タイミング 信号なべ同期 してアーメをナータラ イン101に迅出する。したがって、との場合、 CPU 」のの光色のデータラインミッコ上のパス ナータ目は耳ら四に示される通りとまる。まや、 凹中CPU 3 0 0 → I F 4 0 0 位 CPU 3 0 0 から 13100への転送アータであることを示すり のである。上記パスケータ&はアータライン 202を乗由し、ペスタイミング信号Qと同語 ド時間す。連れて「アイロのに伝播される。との 毎景、IFI0′0近傍のアーメライン&01上 のペスアータゼ(アーメラインェッコの松貫) は第8回に示される通りとせる。上記パステー クリは「アイロロド入力され、例えば信号V.

以上の世男から明らかたように本実施例によ れは、CPUメッタ内部で発生されるパスタイズ 借号の(シよび基本クロック信号で) と層 信号V(シよび占本クロック信号ス)を IP400 内部で発生でき、とのペスタイミング借号VK 同期してIPピックがあるのアッタ伝送が行なわ れる、とのため、IP400から CPU ょ00~ のアータ転送の選延時間は、アーメライン 202 ドンけるIP(0)、CPU 300間の片道の伝 遺馬長の選塞時間だけとたり、 CPU から転送さ れるパスタイモンタ信号をそのまま用いてアー メ伝送を行なう征来の方式に比べて1/2となる。

なか、前記実施例では分層の302,407 の回路運延時間 Tan . Tan が Tan > Tan てある ものとして程明したか、Tat Stat の場合にも 、本方式は容易に進用できる。例えばで*,ロで** の場合にはDLssaに不安となる。このとき には、分周四401の出力信号をDL409の 入力低サとすると共民パスメイミング信号Yと

して使用する。また、 7。、く7。2 の場合には、 パスタイミング信号8、Yの周期をTとすると D L 4 0 4 の選延時間 T, 必Tー(Tp2 - Tx,) ナをわちアナ(ア21 ー ブ32)であればよい。更 に、上述の説明から磐易に関推できるように、 ■ を D 以上の変数とすると、 D L () ≥ の運転 時間ではは・エナ(です - Tag)であればよい。 さた、ロモロ以上の整数とするとひしょ090 海延時間Tzはロ・エナTaであればよい。明らかな ように前記安施例は、ューロ、ローロの場合で もる。また、前記実施例ではペメリックに巫母 される「リが1台の場合でるったが、複数の場 合でも同様に突地できる。との場合、イス 200 に対する各17の無限位置によって 14が美さる ことを考慮して各「P内のDLIのりを選ぶる 長がある。

[発明の効果]


以上呼ばしたように本見男のイスクロック同 地方式によれば、イスの伝播運転時間被信用の クーアルが不要となり、またクロック供給用の 14開始58-184625 (6)

ドライベ回路を「アの台区分配ける必要が無くなり、保皮が簡単になる。しから簡単な構成でありたがらペスを経由したゲータ転送速度の一種の高速化が図れる。

4. 図面の簡単を貶明

404,493…温暖回路(か)。

出െ 人代理人 一分理士 岭 红 文 彦



-149-